Entwurfsautomatisierung
In der Forschungsgruppe Entwurfsautomatisierung (engl. Electronic Design Automation, kurz EDA) beschäftigen wir uns mit der Erforschung und Entwicklung von Methoden und Werkzeugen für den Entwurf von leistungs- und mikroelektronischen Systemen.
Seit dem Erscheinen der ersten integrierten Schaltkreise (ICs) in den 1960er Jahren entwickelt sich die Mikroelektronik in rasantem Tempo. Fortschreitende Miniaturisierung und exponentiell wachsender Funktionsumfang stellen die Entwickler vor immer neue Herausforderungen. In der Leistungselektronik geht es neben der Verkleinerung der Systeme vor allem darum, die auftretenden Verluste noch um Faktoren zu reduzieren. Hierzu bedarf es neuartiger Ansätze, die ebenfalls höchste Ansprüche an die Entwicklung stellen.
Hier setzt die Entwurfsautomatisierung an: sie stellt Methoden und Werkzeuge für den Entwurf dieser Systeme bereit. Hierzu gehören Verfahren zur Automatisierung von Entwurfsschritten und Verifikationswerkzeuge, mit denen die Ergebnisse auf Fehlerfreiheit geprüft werden können. Die EDA bildet eine Grundvoraussetzung für die Entwicklungsabläufe in der Mikro- und Leistungselektronik. Fortschritte der EDA helfen den Entwicklern, die weiter wachsende Komplexität dieser Schlüsseltechnologien auch in Zukunft zu beherrschen.
Aktuelle Forschungsthemen und -projekte
Bei SWARM (Self-organized Wiring and Arrangement of Responsive Modules) handekt es sich um eine neuartige Methodik für den Layoutentwurf analoger integrierter Schaltungen zur Kombination prozeduraler und optimierender Automatisierungsstrategien.
Ziel
Neuartige Methodik für den Layoutentwurf analoger integrierter Schaltungen zur Kombination prozeduraler und optimierender Automatisierungsstrategien
Motivation
Während der Layoutentwurf digitaler integrierter Schaltungen durch optimierende Algorithmen weitgehend automatisiert wurde, konnten sich derartige Ansätze im Analogbereich bislang nicht industriell etablieren. Stattdessen basiert der Analogentwurf noch immer auf der mühsamen manuellen Entwurfsarbeit erfahrener Layoutexperten. Obwohl der Entwurfsfluss durch prozedurale Generatoren unterstützt wird, beschränken sich diese meist auf ganz grundlegende Schaltungskomponenten. Die Entwurfsproduktivität ist daher immer noch um mehrere Größenordnungen höher als bei Digitalschaltungen, was den technologischen Fortschritt multifunktionaler Mikroelektroniksysteme dramatisch bremst.
Stand der Technik
Existierende Automatisierungsansätze können grundsätzlich in die beiden oben erwähnten Automatisierungsstrategien unterteilt werden. Diese folgen, akademisch betrachtet, zwei grundlegend verschiedenen Paradigmen: optimierende Algorithmen arbeiten top-down und können Entwurfsanforderungen explizit berücksichtigen (sofern diese formal beschrieben wurden), aber nicht implizit. Prozedurale Generatoren hingegen arbeiten bottom-up und können Entwurfsanforderungen implizit berücksichtigen (sofern dies vom Generatorentwickler vorgedacht wurde), aber nicht explizit.
Unser Ansatz
Da die Stärken und Schwächen der zwei Automatisierungsstrategien sich in dieser Hinsicht ergänzen, ist anzunehmen, dass eine Kombination beider Paradigmen (bottom-up meets top-down) weitaus mehr Potenzial hat, das Entwurfsproblem in seiner Gesamtheit zu lösen als optimierungsbasierte oder generatorbasierte Ansätze für sich allen. Doch weil die zwei Strategien komplementär sind, sind sie auf der anderen Seite auch inkompatibel. So steckt die wissenschaftliche Herausforderung in der Frage: wie verheiratet man die zwei grundlegend verschiedenen Automatisierungsparadigmen?
Die SWARM-Methodik
Self-organized Wiring and Arrangement of Responsive Modules (SWARM) ist eine interdisziplinäre Methodik, die das Entwurfsproblem mit einem dezentralisierten Multi-Agenten-System angeht. Das Grundprinzip besteht darin, ähnlich dem Zusammentreiben einer Schafherde, reaktionsfähige Layoutmodule (realisiert als kontextbewusste prozedurale Generatoren) in einer benutzerdefinierten Layoutzone interagieren zu lassen. Jedes Modul darf sich –als Agent– selbständig bewegen, drehen und verformen, wobei ein übergeordnetes Kontrollorgan die Zone schrittweise verkleinert um die Interaktion auf zunehmend kompakte Layoutanordnungen hinzulenken.
Nutzen
Die prozeduralen Layoutmodule können ihre jeweiligen Entwurfsanforderungen implizit berücksichtigen, während das Kontrollorgan optimierend wirkt und übergeordnete Entwurfsanforderungen explizit auferlegen kann. Konflikte werden mit diesem bottom-up-meets-top-down Konzept über die Interaktion gelöst. Durch die Berücksichtigung diverser Selbstorganisationsgrundsätze ist SWARM sogar in der Lage, das Phänomen der Emergenz hervorzurufen: obwohl jedes Modul nur eine begrenzte Sichtweise hat und egoistisch seine eigenen Ziele verfolgt, können sich auf globaler Ebene bemerkenswerte Gesamtlösungen herausbilden.
Beispiele
Emergenz kann man in der Natur beobachten, unter anderem bei einem Vogelschwarm: obwohl jeder Vogel autonom agiert, ergibt sich kollektives Schwarmverhalten. Mehrere Beispiele veranschaulichen dieses emergente Verhalten auch in SWARM.
Das folgende Platzierungsproblem (bei dem die Module sich nur bewegen, aber nicht drehen oder verformen dürfen) zeigt, dass sogar optimale Lösungen aus der Modulinteraktion entstehen können.
Die Anwendung von SWARM auf Place-and-Route-Probleme (hier: ein Transkonduktanzverstärker) verdeutlicht, dass die Module es schaffen, sowohl ihre lokalen Entwurfsanforderungen (z.B. die verschachtelte Anordnung ihrer Bauteile) als auch globale Entwurfsanforderungen (wie die explizit auferlegte Layoutkontur) zu erfüllen.
Ausblick
Die SWARM-Methodik wird mit dem Konzept der Smart Particles weiterentwickelt.
Der Expert Design Plan (EDP) ist eine neuartige Methodik zur Automatisierung des analogen integrierten Schaltungsenwurfs. Eine EDP ist ein parametrierbares, ausführbares Skript, das die Vorgehensweise eines menschlichen Schaltungsentwicklers abbildet. Eine EDP formalisiert somit die wissensbasierte Strategie des Designexperten und macht sie wiederverwendbar.
Ziel
Methodik zur Automatisierung des analogen integrierten Schaltungsenwurf unter Verwendung von Prozeduren.
Motivation
Der Grund für den hohen Automatisierungsgrad im Digitalentwurf fußt auf der Einschränkung von Freiheitsgraden beim Entwurf (z. B. durch Standardzellen), was die Verwendung von optimierenden Algorithmen ermöglicht, wohingegen beim analogen Schaltungsentwurf alle Constraints und Freiheitsgrade berücksichtigt werden müssen.
Dies resultiert in einer geringen Akzeptanz von optimierenden Algorithmen in der Anwendungspraxis beim analogen Schaltungsentwurf. Dementsprechend basiert der Schaltungsentwurf fast ausschließlich auf Expertenwissen und ist deshalb auch weitestgehend durch einen manuellen Entwurfsfluss geprägt.
Unser Ansatz
Deshalb plädieren wir dafür, das manuellen Entwurfsvorgehen in eine Prozedur zu überführen. Wir bezeichnen dies als Expert Design Plan (EDP).
Eine EDP ist ein parametrierbares, ausführbares Skript, das die Vorgehensweise eines menschlichen Schaltungsentwicklers abbildet. Eine EDP formalisiert somit die wissensbasierte Strategie des Designexperten und macht sie wiederverwendbar (Reuse). Eine EDP kann den Entwurf einer gesamten Schaltungstopologie abdecken.
Um die Vorgehensweise des Schaltungsentwicklers erfassen zu können muss die domänenspezifische Sprache EDPL (EDP-Language) entwickelt werden. Diese EDPL enthält alle nativen Befehle, die für den analogen Schaltungsentwurf erforderlich sind, z.B. zur Topologievariationen, zum Ausführen von Schaltungssimulationen und Ändern von Parametern. Damit die Schaltungsentwickler nicht von ihrer gewohnten Denk- und Arbeitsweise abweichen müssen, muss die EDP automatisch in gewohnter Entwurfsumgebung im Hintergrund erfasst werden.
Status
Gegenwärtig arbeiten wir an der Umsetzung der generischen EDPL, die alle für den analogen Schaltungsentwurf benötigten Befehle umfasst.
Ziel
Neuartige Methodik für den Layoutentwurf analoger integrierter Schaltungen mithilfe eigenintelligenter autonomer "Elementarteilchen".
Motivation
Während der Layoutentwurf digitaler integrierter Schaltungen durch optimierende Algorithmen weitgehend automatisiert wurde, konnten sich derartige Ansätze im Analogbereich bislang nicht industriell etablieren. Stattdessen basiert der Analogentwurf noch immer auf der mühsamen manuellen Entwurfsarbeit erfahrener Layoutexperten. Obwohl der Entwurfsfluss durch prozedurale Generatoren unterstützt wird, beschränken sich diese meist auf ganz grundlegende Schaltungskomponenten. Die Entwurfsproduktivität ist daher immer noch um mehrere Größenordnungen höher als bei Digitalschaltungen, was den technologischen Fortschritt multifunktionaler Mikroelektroniksysteme dramatisch bremst.
Stand der Technik
Existierende Automatisierungsansätze können grundsätzlich in die beiden oben erwähnten Automatisierungsstrategien unterteilt werden. Diese folgen, akademisch betrachtet, zwei grundlegend verschiedenen Paradigmen: optimierende Algorithmen arbeiten top-down und können Entwurfsanforderungen explizit berücksichtigen (sofern diese formal beschrieben wurden), aber nicht implizit. Prozedurale Generatoren hingegen arbeiten bottom-up und können Entwurfsanforderungen implizit berücksichtigen (sofern dies vom Generatorentwickler vorgedacht wurde), aber nicht explizit.
Unser Ansatz
Da die Stärken und Schwächen der zwei Automatisierungsstrategien sich in dieser Hinsicht ergänzen, ist anzunehmen, dass eine Kombination beider Paradigmen (bottom-up meets top-down) weitaus mehr Potenzial hat, das Entwurfsproblem in seiner Gesamtheit zu lösen als optimierungsbasierte oder generatorbasierte Ansätze für sich allen. Doch weil die zwei Strategien komplementär sind, sind sie auf der anderen Seite auch inkompatibel. Die SWARM-Methodik zeigt, wie eine derartige Kombination dennoch möglich ist. Entscheidend ist dabei der Aspekt der Dezentralisierung und so stellt sich nun die Frage, ob dieser Aspekt noch weiter ausgeschöpft werden kann
Das Konzept der Smart Particles
Die Idee der Smart Particles besteht darin, das Multi-Agenten-System von SWARM, das auf einer Interaktion von Layoutmodulen beruht, noch feiner zu granularisieren. Statt Modulen, die selbst schon ganze Teilschaltungen repräsentieren, sollen nun buchstäblich elementare Layoutkomponenten (z.B. primitive Bauteile, Leiterzüge, ja sogar einzelne Leiterzugsegmente) als eigenintelligent autonome Agenten umgesetzt werden. Derartige "Elementarteilchen" realisieren erstmals eine durchgängige Interaktion einzelner Layoutkomponenten von der alleruntersten Entwurfsebene an. Hierdurch wird der heutige –von manueller Entwurfsarbeit geprägte– Layoutentwurfsfluss revolutioniert.
Nutzen
Layoutexperten werden zunehmend von kleinteiliger Handarbeit entlastet und können sich eher auf strategische Entwurfsentscheidungen konzentrieren. Über die in den Smart Particles dezentral abgebildete Intelligenz und Autonomie wird nicht nur die Entwurfsproduktivität, sondern auch die Entwurfsqualität signifikant gesteigert, da Entwurfsanforderungen auf allen Ebenen automatisch berücksichtigt werden. Ein besonderer Vorteil dieses Ansatzes ist, dass Smart Particles laufend in den bestehenden Entwurfsfluss eingebracht werden können und diesen so stetig verbessern. Langfristig soll ein Layout in der Lage sein, wie ein zusammengehöriger Organismus auf manuelle Eingriffe des Layoutexperten zu reagieren und sich adaptiv an die neue Situation anzupassen.
Beispiele
- Smart Wire-Segment passt seine Breite automatisch an den zu tragen Strom an (danebenliegende Smart Particles wandern dann zur Seite und arrangieren sich neu),
- Smart Via folgt autonom dem Kreuzungspunkt zweier bewegter Leiterzugsegmente,
- Smart Transistor faltet sich selbständig gemäß seinem verfügbaren Platz,
- Smart Guardring passt sich dynamisch seinem veränderten Layoutinhalt an,
- Smart Body-Contact erzeugt sich selbst wenn Substratanbindung nicht ausreicht.
Erfolgreich abgeschlossene Forschungsprojekte
Ziel
Methodische Unterstützung der Wiederverwendung von analogen Schaltungen
Herausforderungen
- Unterstützung von Topologieauswahl und Dimensionierung
- Kosten-Nutzen-optimierter Abdeckungsgrad (Lösungsraum)
- Technologieunabhängigkeit
- Standardisierte Testbench
- Einbindung in industriellen Entwurfsfluss
Beispiel: OTA
Bild
Status
Die Methoden werden zunächst an Hand von OTA-Schaltungen (Operational Transconductance Amplifier) umgesetzt. Untersuchungen haben ergeben, dass diese zu den am häufigsten eingesetzten Schaltungen im analogen und Mixed-Signal-Chipentwurf zählen. OTAs sind Operationsverstärker, die eine Eingangsspannungsdifferenz in einen proportionalen Ausgangsstrom umwandeln.
Es konnte gezeigt werden, dass sich ausgewählte OTA-Schaltungstopologien, die für den typischen Anwendungsbereich vordimensioniert sind, bereits für die Wiederverwendung per "Copy-Paste" im industriellen Umfeld eignen.
Aktuell wird an einer automatischen Dimensionierung von OTAs gearbeitet, um eine noch breitere Einsetzbarkeit zu ermöglichen. Hierzu wurden Sensitivitätsanalysen durchgeführt und zugehörige Optimierungsstellen aufgezeigt. Zur Abdeckung einer größeren Anzahl unterschiedlicher Schaltungstopologien wird ein Mechanismus entwickelt, der die Topologieauswahl unterstützt.
Förderung
Industrie
Ziel
Bereitstellen eines durchgängigen Entwurfsflusses für analoge Schaltungen auf höherer Abstraktionsebene
Herausforderungen
- Erweiterung des Schematic-Driven-Layout Entwurfsflusses mit Schaltplan Generatoren
- Entwicklung eines Tools zur Erstellung von Schaltplan Generatoren
- Methodische Einbindung von Design- Erfahrungen
Konzept
Funktional betrachtet ein Designer die zu entwerfende Schaltung grundsätzlich auf Modulebene (funktionale Sicht, im Bild links). Beim konventionellen sog. Schematic-Driven-Layout (SDL) Design-Flow werden anschließend Schaltung (Circuit) und Layout aber auf der darunter liegenden Transistorebene bearbeitet (im Bild: Flow I). Bereits bestehende Ansätze von Layout-Modul PCells heben die Abstraktionsebene bei der Layouterstellung - im Gegensatz zu einem flachen Layout auf Transistorebene - auf die Modulebene (im Bild rechts). Dies verbessert zwar die Produktivität im Layoutentwurf. Allerdings entsteht dadurch ein Flow, bei dem zweimal zwischen den Hierarchiestufen gewechselt wird (im Bild: Flow II), was im Gesamtablauf des Entwurfsprozesses wiederum erhebliche Informations- und Effizienzverluste zur Folge hat.
Hier setzt unser Vorhaben an: Mit der Einführung von Schematic-Modul PCells wird ein durchgängiger und damit effizienter Entwurfsfluss auf Modulebene ohne Informationsverlust erreicht (im Bild: Flow III). Im Ergebnis resultiert hieraus eine signifikante Verbesserung von Qualität und Produktivität beim analogen IC-Design.
Beispiel
Im hier gezeigten Beispiel ist eine Schematic-Modul PCell als OTA-Schaltungsvariante ausgeführt. Die OTA-PCell wurde mit Hilfe des am E&D entwickelten Tools "PCDS" entworfen. Alle Screenshots wurden mit ein und derselben Schematic-Module PCell erstellt. In Bild 1 erkennen wir eine einfache OTA-Struktur wie sie in vielen Lehrbüchern zu finden ist. In Bild 2 wurde die Struktur durch eine so genannte Source- Degeneration ergänzt. Bild 3 und 4 stellen differentielle Varianten der Abbildungen 1 und 2 dar. In Bild 5 und 6 erkennen wir die Strukturen aus Bild 3 und 4 mit kaskodierten Stromspiegeln.
Der Wechsel zwischen den einzelnen Strukturen erfolgt über das Eigenschafts-Menü der PCell und ist mit Hilfe eines Klicks möglich.
Förderung
BMBF
Ziel
Automatische Layout-Erstellung von analogen Schaltungen auf Basis parameterisierter Zellen (PCells).
Herausforderungen
- Parametergesteuerte Varianz von Topologie und Dimensionierung
- Technologieunabhängigkeit
- Einbindung in den Schematic-Driven-Layout Entwurfsfluss
- Berücksichtigung von Constraints
Förderung
Industrie
Ziel
Erkennung von Ablösung eines Bonddrahts ausgelöst durch Alterungsvorgänge. Dabei wird die Änderung der Temperaturverteilung unter dem Bond-Pad als Indikator gewählt. Bei Bond-Delamination wird die im Chip entstehende Wärme nicht mehr so effektiv abgeleitet.
Herausforderungen
- Anordnung von Temperatursensoren für Abbildung der räumlichen Temperaturverteilung
- Berücksichtigung von Störsignalen (von außen induzierte Temperaturschwankungen) mit Hilfe von Simulations-Tools
- Hinreichende Messempfindlichkeit zur Detektion geringer Temperaturhübe bei partieller Delamination
Förderung
EU / BMBF
Technische Ausstattung
Basierend auf fundierter Industrieerfahrung sind aus unseren Foschungsaktivitäten Toolboxen und auch komplette Tools hervorgegangen, welche wir Ihnen anbieten können.
Motivation
- Die Optimierung von Leistungstransistoren (DMOS) erfordert eine genaue Berechnung der Temperaturen unter Berücksichtigung der Selbsterwärmung.
- Für den Layoutentwurf hochsymmetrischer Analogschaltungen benötigt man die exakte Temperaturverteilung auf dem IC (Isothermen).
Eigenschaften und Vorteile des Tools
- Berechnung mit Finite Volumen
- Automatisches adaptives Meshing, dadurch 10x schneller als kommerzielle Simulatoren.
- Easy-to-use: Direkte Einbindung in kommerzielle Designumgebung über GUI (kein GDS in/out)
- Verifizierung bis >500°C und industriell erprobt
Berücksichtigt werden:
- Beliebig geformte Polygone als Wärmequellen
- Unterschiedliche Transienten als Wärmequellen
- Temperaturleitung in Metalllagen
- Package/ Umgebung (Leadframe, Kleber, Mold,...)
- Selbsterwärmungseffekte (thermische Kopplung) in Transistoren bis zum thermischen Weglaufen
Beispiele
- Temperaturverteilung bei DMOS-Transistoren
- Anregung Strompuls 1ms, Id = 1.67V, Vds = 20V
Ergebnis
Zuverlässige Vorhersage der Temperaturverteilung bis zur Belastungsgrenze (SOA) erlaubt eine Optimierung durch Verringerung der Strombelastung im Hotspot.
⇒ Flächeneinsparung bis zu 20% möglich!
Motivation
Zur Dimensionierung von Bonddrähten in IC-Packages sind die entstehenden Temperaturen in Abhängigkeit der Strombelastung zu bestimmen. Mit dem Bondrechner können die Temperaturen bzw. Ströme schnell und exakt simuliert werden.
Berechnungsmodi
- Input Strom ⇒ Output Temperatur
- Input Maximal-Temperatur ⇒ Output Strom
- Simulierbare Stromverläufe: Dauer, Puls oder Transient
Eigenschaften
- Einfaches Ersatzmodell erlaubt schnelle Berechnung im Sekundenbereich (ca. 1000x schneller als FEM)
- Berücksichtigung von Temperaturabhängigkeiten im Bonddraht, nicht-idealer Kontaktwiderstand Draht/Mold, gegenseitige Erwärmung benachbarter Bonddrähte
- Validiert durch Messungen, FEM-Analyse und weitere benchmarks
- Easy-to-use: Erlaubt Anwendung durch IC-Designer
Tool in Cadence Virtuoso, welches die SKILL Entwicklung unterstützt.
Auszeichnungen für die EDA-Forschungsgruppe
Till Moldenhauer erhält auf der CadenceLive 2023 in München den Master Thesis Award for EDA Solutions für seine Abschlussarbeit "Survey, Application and Evaluation of Machine Learning Algorithms in Automated Analog Circuit Sizing" im Masterstudiengang Leistungs- und Mikroelektronik.
Ansprechperson
Studiengangsleiter Master Leistungs- und Mikroelektronik
